主页 > 科技 > 嵌入式DSP访问片外SDRAM的低功耗设计方案-yb5点ac只为非凡

嵌入式DSP访问片外SDRAM的低功耗设计方案-yb5点ac只为非凡

AG亚博 科技 2021年01月24日
本文摘要:DSP有限的片上存储容量往往会让设计人员感到捉襟见肘,尤其是在数字图像处理、语音处理等应用中,必须受到高速大容量存储空间的强烈反对。因此,必须使用外部存储器来扩展DSP的存储空间。在基于数字信号处理器的嵌入式应用中,存储系统逐渐成为功耗的主要来源。比如Micron公司的MT48LC2Mx32B2-5芯片,读取时的功耗为924mW,而大多数DSp的核心功耗都大于这个值。 比如ti的TMS320C55x系列的核心功耗就是0.05mW/MIPS。

AG亚博真人

DSP有限的片上存储容量往往会让设计人员感到捉襟见肘,尤其是在数字图像处理、语音处理等应用中,必须受到高速大容量存储空间的强烈反对。因此,必须使用外部存储器来扩展DSP的存储空间。在基于数字信号处理器的嵌入式应用中,存储系统逐渐成为功耗的主要来源。比如Micron公司的MT48LC2Mx32B2-5芯片,读取时的功耗为924mW,而大多数DSp的核心功耗都大于这个值。

比如ti的TMS320C55x系列的核心功耗就是0.05mW/MIPS。因此,优化存储系统的功耗是嵌入式DSP极其重要的设计目标。本文以外置SDRAM为例,说明降低外置存储系统功耗的设计方法。1SDRAM功耗源SDRAM一般分为多个存储体。

通过几天内的行和页地址的适配,系统地址总线扩展了不同存储体中具有不同页的特定存储单元的传输速率。SDRAM的每个存储体都有两种状态,即活动状态和重新打开状态。在读/写访问之后,保持存储体的活动状态被称为open-pagepolicy,页面寄存器保持关闭的行地址,直到它被强制重新打开,例如继续执行create命令。

面试结束后重新打开记忆库被称为关闭页面策略。为了更好的要求自由选择哪种策略,我们必须熟悉SDRAM功耗的特点。SDRAM的功耗主要有三个来源:转录、重新打开内存库、读取和设置。

在大多数程序中,重新打开内存库导致的功耗占来访运营商总功耗的一半以上。图1示出了当读取相同的SDRAM行时,使用打开页面策略和阻塞页面策略的功耗被比较(假设转录重新打开存储体的功耗一次为1)。

从计算中可以看出,如果几个互逆的读写操作在同一行,使用开页策略可以节省功耗。图1开放页面策略和阻塞页面策略的功耗比较。通过对以往SDRAM功耗特点的分析,可以看出,最小化因抄录/重新打开内存库而导致的可选功耗支出,对于优化SDRAM内存系统的功耗是显而易见的。此外,仍然处于活动状态的存储体带来的功耗也不容忽视。

2.低功耗面试SDRAM的优化设计方案是为了更好的管理外部SDRAM。大多数嵌入式数字信号处理器在芯片上构建带有外部存储器的模块EMIF(Externalmoryiinterface),数字信号处理器的片上设备通过EMIF来访问和管理存储器。EMIF将尽可能地将相同目的地的读数合并在一起,这将增加由存储体的转录/重新打开引起的可选功耗。

图2是基于总线监控的读取和合并设计方案的框图。图2是基于总线监控的读写设计方案的框图。1)使用块读取方法获取指令。

再次添加修改后的指令缓存(I-Cache),对SDRAM的读取器进行分块扩展。只有当缓存未命中时,缓存才会通过EMIF扩展特别提款权的块读取,一次读取16个字节。2)重新加入写后缓冲区(WritePoSTBuffer,WPB),将数据总线上的推送驱动到WPB,WPB将写入、读取和合并SDRAM扩展块。

3)动态监控EMIF总线的利用率,读写时使用对外开放的页面策略,总线利用率低时使用阻塞的页面策略,总线利用率低时将SDRAM转为睡眠模式。3访谈SDRAM的低功耗设计3.1 I-Cache使用块读取。

对于程序总线的读者来说,根据程序的局部性原理,很可能下一次获取的指令和当前要取的指令在空间上是相邻的。所以读程序,采用块读法,一次读一块而不是一个字,采用对外开放的页面策略。因此,对于同一目的地的读写操作,不需要额外的转录/重新打开操作符,并且可以缓慢完成。

当指令放入片外存储器时,CPU最近使用的指令可以放入I-C DSP的I-Cache大小设计为8KB,还包括两个内存,结构相同。每个块具有以下结构:1)数据队列,每个队列包括256行,每行16字节。

当I-Cache未命中时,最近使用的算法(LRU)将不会用于替换最长时间未使用的行。2)行有效状态队列,每一行有一个行有效状态,一旦一行加载了数据。银行有效地位正在改变。3)标签队列,每行有一个标签字段,表示该行的数据连接地址。

填充一行后,相应的标签将存储在该行的标签字段中。如果要提取的指令字在输入缓存中(命中),输入缓存没有必要将其提供给数字信号处理器。如果要提取的指令字不在I-Cache中(丢失),I-Cache将不会通过EMIF从外部存储器模块加载四个32b代码块。

一旦这个指令字被写入I-Cache,它将被呈现给CPU。


本文关键词:嵌入式,DSP,访问,片外,SDRAM,的,低,功耗,设计,DSP,AG亚博

本文来源:AG亚博-www.dsuraj.com

标签:   SDRAM   DSP   设计   访问     片外   嵌入式   功耗